|
需求恆為工業之母，在全球消費性電子產品朝向輕薄短小，並期能提昇效能之際，利用覆晶，乃至於3D技術已因應而生；非但MCM/
COB/CSP的需求會升高，系統包裝(SiP)也將主導市場，亦即市場上對良好裸晶(KGD)的需求會更高。
是以SiP
Test面臨良率方面的瓶頸將更為明顯，即對晶粒進行電路測試與預燒的技術，除了顯著提昇良率、減少構裝成本，更將成為未來積體電路設計的關鍵流程。
因此，超大型積體電路的裸晶良品測試正將面臨嚴峻的挑戰，我們期待您來一起探討其所面臨的問題與商討其可行的相應策略。
今年第二次測試產學策略座談會將與「VLSI
Test Technology Forum (VTTF)」合辦，
測試產學策略座談會於共同餐敘後於下午場進行，探討的範圍很廣，包含但不限於下列主題： 1.
Challenges to Test Through-Silicon-Vias;
2. Wafer-Level Test and
Burn-In Probe for KGDs;
3. KGD Testing for
Partitioned/Partially Functional Designs.
|
